Family list 2 family member for: JP7318965 Derived from 1 application

1 DISPLAY DEVICE

Inventor: NAKAYAMA YOSHIKO; MAEKAWA

Applicant: SONY CORP

TOSHIICHI EC:

IPC: G02F1/1345; G02F1/136; G02F1/1368 (+

Publication info: JP3208997B2 B2 - 2001-09-17

JP7318965 A - 1995-12-08

Data supplied from the esp@cenet database - Worldwide

#### DISPLAY DEVICE

Patent number: JP7318965 Publication date: 1995-12-08

Inventor:

NAKAYAMA YOSHIKO: MAEKAWA TOSHIICHI

Applicant: SONY CORP

Classification

- international G02F1/1345; G02F1/136; G02F1/1368; G02F1/13;

(IPC1-7): G02F1/1345; G02F1/136


- european:

Application number: JP19940135186 19940524 Priority number(s): JP19940135186 19940524

Report a data error here

#### Abstract of JP7318965

PURPOSE:To absorb the electrostatic damage of a display device in a manufacturing process. CONSTITUTION: The display device is provided with a panel structure provided with a drive substrate 1, a counter substrate and an electrooptical substance laver held between both substrates. A pixel array part 2 and a drive circuit part are accumulated and formed on the drive substrate 1. The drive circuit part is separated into a vertical drive circuit 3 and a horizontal drive circuit 4. A conductive guard ring belt 5 is formed so as to surround the pixel array part 2 and the drive circuit part. Terminal parts 6 for connecting with the outside are arranged on the outside of the guard ring belt 5. Wiring 7 are formed for connecting the outside terminal parts 6 to the inside drive circuit part while traversing the guard ring belt 5. The guard ring belt 5 is provided with small area parts 9 and large area parts 10 electrically separated each other by slits 8. The small area parts 9 attain a role as buffer areas for electrostatic charge by interposing between the large area parts 10 and the wiring 7.



Data supplied from the esp@cenet database - Worldwide

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

#### (11)特許出顧公開番号

# 特開平7-318965

(43)公開日 平成7年(1995)12月8日

(51) Int.CL*		歲別記号	庁内整理番号	F I	技術表示協所
G 0 2 F	1/1345				
	1/136	500			


#### 審査請求 未請求 請求項の数3 FD (全 5 頁)

(21) 出職番号	<b>特職平6</b> -135186	(71)出職人	000002185	
(22)出職日	平成6年(1994)5月24日	(70) stema-is	ソニー株式会社 東京都品川区北品川6丁目7番36号	
		(72)発明者	中山 佳子 東京都品川区北品川6丁目7番35号 一株式会社内	ソニ
		(72)発明者	前川 被一	
			東京都品川区北品川 6 丁目 7 稱35号 一株式会社内	ソニ
		(74)代理人	弁理士 鈴木 晴敏	

## (54) 【発明の名称】 表示装置

#### (57) 【要約】

【目的】 表示装置の製造プロセス中における静電ダメ ージを吸収する。



10

#### 【特許請求の範囲】

【請求項1】 駆動基板と対向基板と両者の間に保持さ れた電気光学物質層とを備えたパネル構造を有し、前記 駆動基板には画素アレイ部と、駆動回路部と、両者を囲 む導電性のガードリング帯と、その外側に配置した外部 接続用の端子部と、該ガードリング帯を横切って外側の 端子部を内側の駆動回路部に接続する配線とが形成され ている表示装置であって、

前記ガードリング帯はスリットによって互いに電気的に 分離した小面積部と大面積部とを有しており、

前記小面積部は該大面積部と該配線との間に介在して静 電気の帯電に対する緩衝領域になる事を特徴とする表示 装置。

【請求項2】 前記大面積部は追加のスリットにより重 気的に細分化されており帯電の分散化を図る事を特徴と する請求項1記載の表示装置。

【請求項3】 前記電気光学物質層は液晶からなり、前 記駆動基板の表面は液晶の配向制御の為ラビング処理が 施され、前記小面積部は少なくともラビング処理により 該大面積部に帯電する静電気に対して該配線を保護する 20 緩衝領域になる事を特徴とする請求項1記載の表示装

#### 【発明の詳細な説明】

# [0001]

【産業上の利用分野】本発明はアクティブマトリクス型 の表示装置に関する。より詳しくは、基板に集積形成さ れた画素アレイ部と駆動回路部とを囲むガードリング帯 の構造に関する。

## [0002]

な構成を簡潔に説明する。図示する様に、表示装置は駆 動基板101と対向基板102と両者の間に保持された 電気光学物質層103とを備えたパネル構造を有する。 電気光学物質層103としては液晶材料等が広く用いら れている。駆動基板101には画素アレイ部104と駆 動回路部とが集積形成されている。駆動回路部は垂直駆 動回路105と水平駆動回路106とに分かれている。 又、駆動基板101の周辺部上端には外部接続用の端子 部107が形成されている。端子部107は配線108 を介して垂直駆動回路105及び水平駆動回路106に 40 接続している。

#### [0003]

【発明が解決しようとする課題】図5は駆動基板の平面 パタン図である。一般に、駆動基板の表面には周辺部に 沿って導電性のガードリング帯109が形成されてお り、内側の画素アレイ部及び駆動回路部 (図示せず) を 囲んでいる。ガードリング帯109の外側に配置した端 子部107a、107b、107cと内側の駆動回路部 とを互いに接続する為、ガードリング帯109を横切る 様に配線108a、108b、108cがパタニング形 50 り、この結果小面積部は大面積部と該配線との間に介在

成されている。ガードリング帯109は窓枠状に形成さ れており、一対の駆動基板と対向基板とを互いに接着す るシール領域に沿って設けられている。ガードリング帯 109はアルミニウム等の金属膜からなり画素アレイ部 を繰取る様に外部入射光を遮光している。 又、配線10 8 a 、 1 0 8 b . 1 0 8 c の段差を埋める様に配設さ れ、シール領域に沿って駆動基板表面を平坦化してい

【0004】ガードリング帯109は絶縁性を有する駆 動基板の表面に電気的フローティング状態で形成されて おり、静電気が帯電しやすい。ガードリング帯109は 比較的大面積であり、製造プロセス中に多量の静窓気を 蓄積する。この為、隣接する配線108a、108cと の間で製造プロセス中に放電が起り、周囲に静電ダメー ジを及ぼしやすいという課題がある。例えば、ガードリ ング帯109と配線108a, 108cとの間の放電に より、各配線に接続された入力保護回路の短絡破壊等が 生じる。静電ダメージは大面積を有するガードリング帯 109に隣接する配線108a、108cで生じやす

# く、配線108bはそれほど影響を受けない。

[0005] 【課題を解決するための手段】上述した従来の技術の課 類に鑑み、本発明はガードリング帯の帯電に基づく外部 接続用端子周りの静電ダメージを防止する事を目的とす ろ、かかる目的を達成する為に以下の手段を購じた。即 ち本発明にかかる表示装置は駆動基板と対向基板と両者 の間に保持された電気光学物質層とを備えたパネル橋浩 を基本とする。前記駆動基板には画素アレイ部と駆動回 路部とが集積形成されている。又、両者を囲む導電性の 【従来の技術】図4を参照して従来の表示装置の一般的 30 ガードリング帯と、その外側に配置した外部接続用の端 子部も形成されている。さらに、ガードリング帯を横切 って外側の端子部を内側の駆動向路部に接続する配線が 形成されている。本発明の特徴事項として、前記ガード リング帯はスリットによって互いに電気的に分離した小 而稽部と大而稽部とを有している。小而稽部は大而稽部 と配線との間に介在して、静電気の帯電に対する緩衝領 域としての役割を果たす。好ましくは、前記大面積部は 追加のスリットにより電気的に細分化されており、帯電 の分散化を図っている。本発明を具体化した修様では、 例えば前記電気光学物質層は液晶からなり、前記駆動基 板の表面は液晶の配向制御の為ラビング処理が施されて いる。かかる構成において、前記小面積部は、少なくと もラビング処理により該大面積部に帯電する静電気に対 して該配線を保護する緩衝領域としての役割を果たす。

> 【作用】本発明によれば、ガードリング帯はスリットに よって小面積部と大面積部とに電気的に分離されてい る。このスリットは外側の外部接続用端子部と内側の駆 動回路部とを互いに接続する配線の近傍に位置してお

(3)

する事になる。製造プロセス中にガードリング帯の大面 横部に希電した静電気は関接する小面積部は放電力を が、これを死処をて配解が設定する確率は接めて低く なる。従って配解が静電グメージを受ける性れが顕著に 小さくなる。一方小面積部は故電により静電ダメージを 受ける事になるが、もともとフローティング状態にある 為表示装置の動作自体に悪影響を及ぼす事はない。即ち 小面積部はガードリング帯の大面積部に帯電する静電気 に対して外部検視用端子部周りの配線等を保護する緩衝 個域としての役割を果たす。

3

#### [0007]

【実施例】以下図面を参照して本発明の好適な実施例を 詳細に説明する。図1は本発明にかかる表示装置の一実 施例を示す模式的な平面図である。一般に表示装置は駆 動基板と対向基板と両者の間に保持された電気光学物質 層とを備えたパネル構造を有している。図1では本発明 の理解を容易にする為、特に駆動基板1の平面パタンの みを示している。駆物基板1には画素アレイ部2と、駆 動回路部とが集積形成されている。駆動回路部は垂直駆 動回路3と水平駆動回路4とを含んでいる。又、駆動基 20 板1の周辺に沿って導電性のガードリング帯5がパタニ ング形成されている。ガードリング帯5は窓枠形状を有 しており画素アレイ部2や駆動回路部(3,4)を囲む 様にパタニングされている。ガードリング帯5はアルミ ニウムもしくはアルミニウム合金等の金属膜からなり、 画素アレイ部2の周辺を遮光している。又、電気的には 絶縁性を有する駆動基板1の上でフローティング状態に ある。ガードリング帯5の外側上部には外部接続用の端 子部6が複数個形成されている。加えて、ガードリング 帯 5 を横切って外側の端子部 6 を内側の駆動回路部

(3, 4) に接続する配線7も形成されている。図では 模式的に5額の端子部6とこれに対応する5本の配線7 とが表わされているが、実際には10個以上の端子部6 が設けられ、強直駆動回路3や木平駆動回路4に対して 所定の電源電圧、クロック信号、ビデオ信号等を供給で きる線にしている。

【0008】図示する様に個々の配線ではガードリング 帯ちを機切る様に設けられており、各配線での通路に沿 ってガードリング帯ちは分断されている。この部分で は、分断されたガードリング帯5が配線での段差を埋め 40 ており、駅駒基板1の表面を平単化している。

【0009】本発明の特徴事項として、ガードリング格 5はスリット8によって互いに電気的に分離した小面積 部9と大両積部10とを有している。小面積盤9は大面 積部10と配線7との間に介在しており、静電気の帯電 に対する緩衝領域としての役割を果たす。即ち製造プロ をス中でガードリング帯5の大面積部10に帯電した電 電気は隣接する小面積部10に南でなるが、 これを限り超えて配線7上が電子の米面積20に入るで、 これを限り超えて配線7上が電子の米面がほ響に低くな が可能になる。例えば、場子部6に対応して設けられる 入力保護回路の短絡故障等を効果的に防げる。一方、小 面積部5に対して大面積部10からの放電により静電グ メージが加わるが、この小面積部9はもともとフローティング状態にあり、駆動基板 「一動作に悪影響を及ぼす 事はない。なお、図から容易に理解される様に、複数個 の配線7のうち、ガードリング帯5から 適い中央に位置する3本の配線7はもともと静電グメー が発電グメージを受けやすく、ガードング帯5から 適い中央に位置する3本の配線7はもともと静電グメー の記線7に対する緩衝頻低として、本例では2個の小面積 部9が左端側及び右端側に設けられている。即ち、本発 明ではかなくとも2個の小面積部9を設ける事が必須の 構成要件となっている。

【0010】参考の為、画素アレイ部2の構成を説明す る。図示する様に、画素アレイ部2には行状のゲートラ イン11と列状のデータライン12が互いに交差する様 に配列している。各ゲートライン11とデータライン1 2との交点に薄膜トランジスタ13が形成されている。 又画素電極14も形成されている。各薄膜トランジスタ 13のゲート電極は対応するゲートライン11に接続さ れ、ソース電極は対応するデータライン12に接続さ れ、ドレイン電極は対応する画素電極14に接続してい る。行状のゲートライン11は垂直駆動回路3に接続さ れる一方、列状のデータライン12は水平駆動回路4に 接続している。垂直駆動回路3は外部接続用の端子部6 から供給されるクロック信号に応じて動作し、ゲートラ イン11を線順次走査する。これにより、薄膜トランジ スタ13が行毎に導通する。一方水平駆動回路4は外部 接続用端子部6から供給されるクロック信号に応じて動 作し、同じく外部接続用端子部6から供給されるビデオ 信号を各データライン12にサンプリングする。サンプ リングされたビデオ信号は導通状態にある薄膜トランジ スタ13を介して画素電板14に書き込まれ、所望の画 像表示が行なわれる。

【0011】図2は本発明にかめる表示装置の他の実施 移を示す模式的な平面図である。基本的な構成は、図1 に示した実施例と同様であり、対応する部分には対応する参照番号を付して理解を容易にしている。異なる点 は、ガードリング帯5の大面積部10が、追加のスリット15により電気的に編分化されている事であり、帯電 前10が、4かの追加スリット15により5分割されている。 が10が、4かの追加スリット15により5分割されている。 これにより、細分化された個々の大面積部10に 蓄積される静電電の絶対量が小さくなる為、静電ダメージれ低域化できる。

セス中でガードリング帯5の大面積部10に帯電した静 電気に隣接する小面積部9に向って容易に放電するが、 これを飛び超えて程線7に放電する確率が極端に低くな あ、この冷端子部6周7の時電ダメージを確葉に低ぐな る、この冷端子部6周7の時電ダメージを確葉に吹す。50 第3気半空物質第2とからたなパネル供答を有してい

る。電気光学物質層22としてはツイストネマティック 配向した液晶等が広く用いられている。駆動基板1と対 向基板21はシール材23により互いに接合されてい る。前述した様に駆動基板1の内表面には画素アレイ部 と駆動回路部と両者を囲むガードリング帯5とが形成さ れている。図では、画素アレイ部に含まれる1個の薄膜 トランジスタ13と対応する両素電極14のみを示して いる。一方対向基板21の内表面には対向電極24が形 成されている。

ニングされた半導体薄膜25を素子領域とし、その上に ゲート絶縁膜26を介してゲート電極Gがパタニング形 成されている。このゲート電極Gは図1に示したゲート ライン11の一部からなる。かかる構成を有する薄膜ト ランジスタ13は展開絶縁膜27により被覆されてい る。この層間絶縁膜27の上に画素電極14がパタニン グ形成され、薄膜トランジスタ13のドレイン領域と連 诵している。又データライン12も形成されており、薄 膜トランジスタ13のソース領域に連通している。 【0014】駆動基板1の周辺に沿って内側の画素アレ 20 イ部等を囲む様にガードリング帯 5 が窓枠状にパタニン グ形成されている。ガードリング帯5はアルミニウムや アルミニウム合金等の金属際からなり展開絶縁障27の 上に成膜されている。電気的にはフローティング状態に あり容易に静電気が帯電する。例えば、電気光学物質層 22として液晶材料を用いた場合、駆動基板1の内表面 は液晶の配向制御の為ラビング処理が施される。このラ ビング処理は綿布等で基板表面を一定方向に摩擦するも のであり、大量の静電気が発生しガードリング帯5に蓄 稽される。この点に鑑み、本発明ではガードリング帯5 30 10 大面稽部 を前述した様に小面積部と大面積部に分けている。小面 積部は外部接続用端子に結線した配線と大面積部との間 に介在する。ラビング処理により大面積部に帯雷した多 量の静電気は小面積部に放電され、配線に対する静電ダ メージを防止している。なお、製造プロセス中における 静電気の帯電原因はラビング処理に限られるものではな く、あらゆる帯電に対して本ガードリング帯に設けられ

た小面積部は有効な緩衝領域を構成する。

[0015]

【発明の効果】以上説明した様に、本発明によれば、ガ ードリング帯がスリットによって互いに重気的に分離し た小面積部と大面積部とを有しており、小面積部は大面 積部と接続配線との間に介在して静電気の帯電に対する 緩衝領域としての役割を果たす。これにより、製造プロ セス中ガードリング帯に帯電する静電気に対して接続配 線周りを効果的に保護する事が可能になり、製造歩留り の大幅な改善が達成できる。

## 【図面の簡単な説明】

【0013】薄膜トランジスタ13は所定の形状にパタ 10 【図1】 本発明にかかる表示装置の一実施例を示す模式 的な平面図である。

> 【図2】 本発明にかかる表示装置の他の実施例を示す模 式的な平面図である。

【図3】 本発明にかかる表示装置のパネル構造を示す模 式的な断而図である。

【図4】一般的な表示装置の構成を示す模式的な斜視図 である。

【図5】従来の表示装置のパタン構成例を示す模式的な 平面図である。

#### 【符号の説明】

- 駆動基板
- 画案アレイ部
- 3 垂直駆動问路 水平駆動回路
- ガードリング帯
- 6 端子部
- 配線
- スリット
- 小面積部 9
- 11 ゲートライン
  - 12 データライン
  - 13 蓮藤トランジスタ
  - 14 画素電極
  - 15 追加スリット
  - 21 対向基板
  - 2.2 電気光学物質層 23 シール材
  - 2.4 対向常極

